ADCS - A/D Converter Clock Source Registers (03h)
ADCS - регистр выбора коэффициента деления тактовой частоты 24-битного АЦП Holtek HT32F59041
Смещение (Address offset): 0x09
Reset value: 0x00
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| Unimplemented | ADCK[4:0] | ||||||
| --- | --- | --- | rw | rw | rw | rw | rw |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
Bits 7:5
---
Unimplemented
Не используется. Читается как "0".
Bits 4:0
ADCK[4:0]
24-bit A/D converter clock source fMCLK divided ratio selection
Выбор коэффициента деления тактовой частоты преобразователя.
11111 : fMCLK = fADC_CLK
00000~11110 : fMCLK = fADC_CLK / 2 / (ADCK[4:0] + 1)